CPU

Эволюция Intel Core: Nehalem, Sandy Bridge, Haswell, Skylake. Часть 4

В данном материале редакция ServersTech.ru рассмотрит бэк-энд процессоров Intel Core различных микроархитектур и проследит их эволюцию.

Остальные материалы по микроархитектуре Skylake и эволюции Intel Core собраны здесь.

Бэк-энд в процессорах Core претерпел больше изменений, чем фронт-энд: исполнительный тракт стал заметно шире, увеличив количество портов запуска с 6 до 8; исполнительные устройства стали 256-битными; увеличились емкости буферов. Пожалуй, меньше всего изменений претерпел кэш.

Nehalem

Sandy Bridge

Haswell

Skylake

Планировщик

За буфером переупорядочивания инструкций следует планировщик, который с каждым поколением увеличивал емкость: Nehalem – 36 записей, Sandy Bridge – 54, Haswell – 60, Skylake – 97. Наибольший прирост емкости очереди планировщика наблюдается при переходе Haswell-Skylake. Количество физических регистров также растет с каждым поколением, но не так интенсивно, как хотелось бы (увеличение количества физических регистров позволит более эффективно переключаться между задачами).

Порты запуска

Количество портов запуска или ширина исполнительного тракта в наибольшей мере влияет на IPC процессора. Здесь рассматриваемые процессоры можно условно разбить на две пары: Nehalem-Sandy Bridge и Haswell-Skylake. Первая пара имеет шесть портов запуска, а вторая – 8. Более широкий исполнительный тракт позволяет одновременно выполнять инструкции как целочисленной арифметики, так и с плавающей точкой. То есть процессоры Haswell и Skylake будут более универсальными и в большей мере приспособленными к многопоточному окружению с «разнородной» арифметикой – другими словами, широкий исполнительный тракт не только повышает IPC, но и благотворно сказывается и на эффективности НТ. Стоит отметить, что функционал ИУ на каждом порте запуска из поколения в поколение также увеличивается – это также должно положительно сказаться при разнородной нагрузке на процессор, так как позволяет исполнять разнородные инструкции одновременно.

Исполнительные устройства (ИУ)

Как можно заметить, компания Интел помимо увеличения количества исполнительных устройств также увеличивает и их разрядность. Если в Nehalem векторные ИУ были 128-битными, то в Sandy Bridge часть ИУ расширились до 256 бит – это было необходимо для выполнения 256-битных инструкций AVX без снижения темпа выполнения (256-битные инструкции можно выполнять на двух 128-битных ИУ – такой метод применялся в различных процессорах как Intel, так и AMD, но он значительно снижает скорость выполнения 256-битных инструкций). Если в Sandy Bridge на портах запуска 0, 1, 5 «висело», как минимум, по одному 128-битному и 256-битному ИУ, то в Haswell на этих портах 128-битные ИУ расширились до 256-битных. Заглядывая вперед, можно сказать, что Интел придется либо еще раз расширять ИУ, либо использовать два 256-битных ИУ для выполнения 512-битных AVX-инструкций, которые вскоре будут реализованы в процессорах Intel Xeon.

Буферы загрузки и выгрузки

Емкость буферов загрузки и выгрузки также растет с каждым поколением - современные Skylake имеют почти вдвое большую емкость буферов загрузки и выгрузки по сравнению с Nehalem - наглядный пример эволюции процессоров с 2008 по 2015 год.